

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2003143003 A

(43) Date of publication of application: 16.05.03

(51) Int. CI

H03K 19/0185 H03K 17/16 H03K 17/687

(21) Application number: 2001335676

(71) Applicant:

YAMAHA CORP

(22) Date of filing: 31.10.01

(72) Inventor:

KURATA MITSUHIRO


(54) LEVEL SHIFT CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a level shift circuit, which prevents a through-current from generating in a circuit at a latter stage, due to shifting to a middle level, even when the drop in the power voltage for giving an input signal level.

SOLUTION: Flip-flops FF are connected to nodes A, B as a level holder circuit on current paths between long PMOS transistors P1, P2 forming a level shift stage and a driving NMOS transistors P1, P2 forming a level shift stage and a driving NMOS transistors NI, N2. This lowers were voltage of a power source Vdd1 sufficiently to keep the voltage of a power source Vdd1 sufficiently to keep the voltage of a power source Vdd1 sufficiently to keep the voltage of a power source Vdd1 sufficiently to keep the voltage of a power source Vdd1 sufficiently to keep the voltage of a power source Vdd1 sufficiently and vdd2 sufficiently a vdd1 sufficiently and vdd2 suf

COPYRIGHT: (C)2003,JPO



(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-143003 (P2003-143003A)

(43)公開日 平成15年5月16日(2003.5.16)

(51) Int.CI. <sup>7</sup>		裁別割号	 FI.			j-73~h*(参考)
HOSK	19/0185		H03K	17/16	L	51066
	17/16			19/00	101E	51056
	17/687			17/687	. Λ	

#### 審査請求 未請求 請求項の数6 OL (全 10 頁)


特顧2001 - 335676(P2001 - 335676)	(71) 出願人 000004075.
	ヤマハ株式会社
平成13年10月31日(2001.10.31)	静岡県浜松市中沢町10番1号
	(72)発明者 倉田 充治 静岡県浜松市中沢町10番1号 ヤマハ株式
	会社内
	(74)代理人 100064908
	弁理士 志賀 正武 (外1名)
* .	Fターム(参考) 5J055 AX27 BX18 CX24 DX22 EX03
	EX07 EX25 EY21 FX05 FX12
	GX01 GX05
	51056 AADO AA32 BB19 CC21 DD13
a . *	DD29 FF08 GG09 KK01

### (54) 【発明の名称】 レベルシフト回路

#### (57)【要約】

【課題】 入力側の信号レベルを与える電源電圧が低下 しても、中間レベルに起因して後段側の回路で発生する 貫通電流を防止することができるレベルシフト回路を提 供すること。

【解決手段】レベルシフト段を構成する負額用のPM OSトランジスタP1、P2と駅動用のNMOSトランジスタN1、N2との間の電流経路上のノードA、B に、レベルホルダ回路としてフリップフロップドFを接続する。これにより、電源ソdd1の電圧が低下することにより、ではアスタN1、N2のオン抵抗が上昇しても、ノードA、Bのレベルが維持され、中間レベルとならない。従って、ノードA、Bが中間レベルとなることに起因する資温電流が防止される。



#### 【特許請求の範囲】

【請求項1】 第1の信号レベルを有する第1の信号を 入力し、該第1の信号を前記第1の信号レベルとは異な る第2の信号レベルを有する第2の信号に変換するレベ ルシフト回路において、

前記第2の信号レベルを与える電源にソースが接続され、ゲートとドレインとが互いに交差接続された1対の 負荷用の第1等電型MOSトランジスタと、

前記1対の第1導電型のMOSトランジスタの各ドレイ ンと技地との間に電流経路が接続され、前記第1の信号 レベルを有する信号をゲートに受けて相補的に導通する 1対の駆動用の第2導電型MOSトランジスタと、

前記負荷用の第1 導電型MOSトランジスタと前記駆動 用の第2 導電型MOSトランジスタとの間の電流経路上 のノードに接続されたレベルホルダ回路と、

を備えたことを特徴とするレベルシフト回路。

【請求項2】 前記レベルホルグ回路は、前記第2の信 号レベルを与える電源の供給を受けて動作するフリップ フロップから構成されたことを特徴とする請求項1に記 載されたレベルシフト回路。

【請求項3】 前記フリップフロップの電流駆動能力 は、前記駆動用の第2 薄電型MOSトランジスタの電流 駆動能力よりも小さく設定されたことを特徴とする請求 項2に記載されたレベルシフト回路。

【請求項4】 前記フリップつロップの電流駆動能力 は、前記負荷用の第1等電型MOSトランジスタおよび 前記取動用の名単電型MOSトランジスタおよび れる回路系のスイッチング動作を阻害しないことを限度 として大きく設定されたことを特徴とする請求項2に記 載されたレベルシフト回路。

【請求項5】 前記レベルホルゲ回路は、ゲートとドレインとが互いに交差接続され、前記1 対の負荷用の第1 韓電盟MOS トランジスタと共にフリップフロップを形成する1対の第2等電型MOSトランジスタから構成されたことを特徴とする請求項1に記載されたレベルシフト回路。

(請求項6) 前記1対の駆動用の第2等電型MOSト ランジスタのゲートに与えられる各信号レベルが共に該 第2等電型MOSトランジスタのゲート関値圧を越え た場合に前記レベルホルグ回路の動作を補助する補助手 段を更に備えたことを特徴とする請求項1ないしちの何 れかに記載されたレベルシフト回路。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、電源電圧が異なる、 2つの回路系の間で信号レベルをシフトさせ、一方の回 路系の信号を他方の回路系に適合した信号に変換するレ ベルシフト回路に関する。

#### [0002]

【従来の技術】図5に、従来技術に係るレベルシフト回

路の構成例を示す。同図に示す例は、3 Vの信号レベルを有する信号 1 Nを入力して、5 Vの信号レベルを有する信号 1 Nを入力して、5 Vの信号レベルを有する信号 0 UT を出力するものであって、3 Vの電源V d d 2 で動作する V d d 1 系の回路部分と、5 Vの電源V d d 2 不動作する V d d 1 系の回路部分は、信号 1 Nの 相補信号を生成するためのインバータ I V 1 , I V 2 から構成され、また、V d d 2 系の回路部分は、このレベルシフト回路の主要部分をすいイルシフト良L S と、波彩影像用のインバータ I V 3 から構成される。

【 0004】 一方、レベルシフト陸LSは、負荷として 機能する p チャネル型のMOS電界効果トランジスタ (以下、PMOSトランジスタと km ł P l · P 2と、 この負荷を駆動するための・チャネル型のMOS電界効果トランジスタ 以上下、NMOSトランジスタと称す) り1、N2とから構成される。PMOSトランジスタと 1、P 2の各ソースは電源では d 2 に接続され、これら PMOSトランジスタP 1、P 2の各ゲートとドレイン は互いに交差接続される。即ち、PMOSトランジスタ P 1 のゲートはPMOSトランジスタP 2のゲートはP MOSトランジスタP 1 のドレインに接続される。

【00051また、NMOSトランジスタN1、N2の 各ドレインは、ノードA、Bを介して上述のPMOSト ランジスタP1、P2の各ドレインにそれぞれ接続され、NMOSトランジスタN1、N2の各ソースは接続される、NMOSトランジスタN1、N2の格とには、イン メータ IV2から信号 I Nの限制信号が与えられ、NM OSトランジスタN2のゲートには、インバータIV1 から信号 I Nの運制信号が与えられ、NM MOSトランジスタN1、N2の各ゲートには、互いに 相関関係にある信号(相標信号)が与えられ、元れらM OSトランジスタ以往相補的に導通するようになってい

【0006】また、PMOSトランジスタP1のドレイ ンとNMOSトランジスタN1のドレインとの間の電流 経路上のノードAには、電源Vdddで動作するCMO S構成のインバータIV3の入力部が接続され、このノ ードAに現れる信号の反転信号がインバータIV3から 信号OUTとして出力されるようになっている。

【0007】上途のVdd1系をなすインバータ I V 1、I V2 と、Vdd2系をなすレベルシフト段L Sお よびインバーク I V3 には、O Vの接触電位が共通に供 結され、この接地電位はVdd1系およびVdd2系の 各信号レベルに対する基準電位を与える。即ち、信号1 Nを含むVdd1系の信号は接地電位を基準とする 3 V の信号レベルを有し、信号OUTを含むVdd2系の信号は接地電位を基準とする 5 Vの信号レベルを有してい

【0008】次に、このレベルシフト回路の動作を説明 する。まず、信号 I Nがロウレベル (OV) の場合、V dd1系のインバータIV1およびインバータIV2 は、それぞれ3Vおよび0Vの信号レベルを出力する。 従って、Vdd2系のNMOSトランジスタN1および N 2の各ゲートには0 Vおよび3 Vの信号レベルがそれ ぞれ与えられ、NMOSトランジスタN1がオフ状態と なり、NMOSトランジスタN2がオン状態となる。 【0009】この結果、ノードBがロウレベルに駆動さ れ、このノードBにゲートが接続されたPMOSトラン ジスタP1がオン状態となる。このとき、NMOSトラ ンジスタN1はオフ状態にあるから、ノードAはPMO SトランジスタP1によりハイレベル (5V) に駆動さ れ、このノードAにゲートが接続されたPMOSトラン ジスタP1がオフ状態となる。インバータIV3は、ノ ドAのハイレベル(5V)を受けてロウレベルの信号 OUTを出力する。

【0010】これに対し、信号INがハイレベル(3 ソの場合、CV del 系のインバータIV 13 はまぴイン バータIV 2は、上述の場合とは逆にそれぞれOVおよ び3Vの信号レベルを出力する。従ってこの場合、上述 の場合とは逆にMOSトランジスタNIがオン状態と なり、NMOSトランジスタN2がオフ状態となる。こ の結果、ノードAがロウレベル(OV)に駆動され、 のノードAのロウレベルを受けてインバータIV3がハイレベル(5V)の信号のUTを出力する。上述のよう し、このレベルシアト回路によれば、3Vの信号レベルを有する信号INが、5Vの信号レベルを有する信号INが、5Vの信号レベルを布する信号O UTに変換される。従って、異なる電源で動作する回路 系の間で信号の受け渡しが可能となる。

【0011】ここで、PMOSトランジスタP1とNM OSトランジスタNIに港目すると、信号1Nが1つり ベル(0V)の医間ではNMOSトランジスタN1がオフ状態となり、逆に信号1Nがハイレベル(3V)の区間ではPMOSトランジスタP1がオフ状態になる。後地間に資連電流が流れることはない、同様に、PMOSトランジスタP2とNMOSトランジスタP2とのいても何れか一方がオフ状態になるので、これらのトランジスタP2といかのことので、これらのトランジスタアとなりに関係になるので、これらのトランジスタアとして質量電流が流れることがない。即ち、信

号 I Nの信号レベルがロウレベルまたはハイレベルに確 定していれば、レベルシフト段L Sにおいて賞通電流が 生じることなく、信号レベルが変換される。

#### [0012]

【0013】まず、電源Vdd1が低下する過程での発 生メカニズムを説明する。説明の便宜上、電源V d d 1 が低下を開始する直前の初期状態において、NMOSト ランジスタN1がオン状態 (ゲート電圧;3V) にあ り、NMOSトランジスタN 2がオフ状態 (ゲート電・ F: OV) にあるものとする。この初期状態から電源V dd1が低下を開始すると、電源Vdd1の低下に伴っ て、オン状態にあるNMOSトランジスタN1のオン抵 抗が上昇するため、ノードAの電圧が徐々に上昇する。 これを受けて、ノードAにゲートが接続されたPMOS トランジスタP2のオン抵抗が上昇し、ノードBの電圧 が徐々に降下する。このノードBの電圧降下を受けて、 オフ状態にあるPMOSトランジスタP1が微弱なオン 状態に移行し、ノードAを中間レベルに引き上げる。こ うして、PMOSトランジスタP1~ノードA~NMO SトランジスタN1を経由する電流パスが電源Vdd2 と接地との間に形成され、レベルシフト段LSにおいて 貫通電流が発生する。また、ノードAが中間レベルとな るので、この中間レベルを入力するCMOS構成のイン バータIV3においても貫通電流が発生することとな

6. 【0014】また、何らかの原因でNMOSトランジスタN1、N2の双方がオン状態になった場合も貫通電流が発生し得る。即ち、この場合、ノードA、Bの信号レベルが共に低下し、これをゲートに受けるPMOSトランジスタP1、P2が何れもオン状態となる。結局、PMOSトランジスタP1、P2が大型をなり、ノードA、Bの信号レベルは、各トランジスタのオン状態にたた中間レベルとなり、これを入力するインバータ IV3 において貫通電流が発生する。

[0015] Coston Mostov X N1, N

の法共にする状態になる場合としては、電源Vdd1の 配形低下することにより、インバータIV1, IV2 の出力が不順定となる場合が挙げられる。即ち、電源V dd1が低下すると、MOSトランジスタのゲート関値 延圧に起因して、インバータIV1, IV2を構成する PMOSトランジスタおまだFMMOSトランジスタが狭 はオフ状態になる場合が起こり得る。この結果、インバータIV1, IV2の発出力は不能となってまに ハイレベルになる場合が起こし、これをゲートで受けるN MOSトランジスタN1, N2の双方がオン状態にな あ、このようを収象は、電源Vdd1の電影が低下する 過程において、インバータIV1, IV2を構成するM OSトランジスタのゲート関値電圧付近にまで電源Vd d1が低下した場合に装着となる。

【0016】次に、電源V d d 1 が接地電位に安定し、 インパータ I V I I I V 2 の出力部の信号レベルが競力 接地電位に安定した状態での遺電流の発生メカニズム を説明する。この状態では、NMOSトランジスタN I N 2 が共にオー状態に安定する。従って、例えばノードの信号レベルに応じてPMOSトランジスタP 2 がオン状態となってノードBの信号レベルが電源V d d 2 にまで上昇し、これをゲートで受ける PMOSトラン ジスタP I がオン状態に固定される場合が起こり得る。 この場合、ノードAがフローティング状態となって中間 レベルに安定し得るため、インパータ I V S において賃 温電流が定常的に発生し得る 大棚となる。

【○○17】この発明は、上記事情に鑑みてなされたもので、入力側の信号レベルを与える電源電圧が低下しても、中間レベルに起因して後段側の回路で発生する費通電流を防止することができるレベルシフト回路を提供することを目的とする。

## [0018]

【課題を解決するための手段】上記課題を解決するた め、この発明は以下の構成を有する。すなわち、請求項 1に記載された発明は、第1の信号レベルを有する第1 の信号を入力し、該第1の信号を前記第1の信号レベル とは異なる第2の信号レベルを有する第2の信号に変換 **するレベルシフト回路において、前記第2の信号レベル** を与える電源にソースが接続され、ゲートとドレインと が互いに交差接続された1対の負荷用の第1導電型MO Sトランジスタと 前記1対の第1薄電型のMOSトラ ンジスタの各ドレインと接地との間に電流経路が接続さ れ、前記第1の信号レベルを有する信号をゲートに受け て相補的に遵補する1対の駆動用の第2導電型MOSト ランジスタと、前記負荷用の第1導電型MOSトランジ スタと前記駆動用の第2導電型MOSトランジスタとの 間の電流経路トのノードに接続されたレベルホルダ回路 と、を備えたことを特徴とする。

【0019】請求項2に記載された発明は、請求項1に 記載されたレベルシフト回路において、前記レベルホル ダ川服が、前記別2の信号レベルを与える電源の代格を受けて動作するフリップフロップから構成されたことを特徴とする。前を項引に配験された2秒時は、前字項2に記載されたとルベルシフト旧原において、前記フリップフリップの電流服態能力が、前分は10分となる。 ミンスタの電流服動能力が、前2年では大きなで、前記フリップフリップの電流原動能力が、10分に大きないたとを接近されたことを特徴とする。前2年7月4日に初まされた現場には、「前記フリップフロップの電流駆動能力が、前記官項用の第1等電型MOSトランジスタおよび前記駆動用の第2等電型MOSトランジスクから構成される回路系のスイッキング動作を履害しないことを限度として大きく設定されたことを報度となったことを根度として大きく設定されたことを特徴とする。

[0020] 請求項5に車載された発明は、請求項1に 記載されたレベルシフト国路において、前記レベルホル グ回路が、ゲートとドレインとが互いに交差接続され、 前記1約の負荷用の第1第電型Mのトラシジスタと共 にフリップフロップを形成する1対の第22種図MのSトランジスタの内構成されたことを特徴とする。請求項1をいし5の何れかに前 総されたレベルシアし国路とはいて、前記1秒の駆動用 の第2準電型MOSトランジスタのゲートに歩えられる を信号レベルが共に該第2準電型MOSトランジスタのゲートで歩えられる ケート関値框圧を越えた場合に前記レベルホルチ回路の 動作を補助する補助手段を更に備えたことを特徴とす

## [0021]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態を説明する。図 1に、本発明の実施の形態 に係るレベルシフト回路の消骸を示す。同図において、 前途の図5に示す要素と共通する要素には同一符号を付 サ、本実施の形態に係るレベルシフト回路は、3 Vの信 身しベルを有する信号を入力し、これを5 Vの信号レベ ルを有する信号に変換して出力するものである。構成上 しちに対し、フリップフロップ下Fを有する化ルシフト段 しては、図5 に示す性米回路のレベルシフト ト段LS1 を備え、このフリップフロップFFは、レベ ルホルグ回路として機能する。その他の構成は上記従来 回路と同様である。

【0022】以下、具体的に構成を説明する。レベルシット段LS1は、負荷用のPMのSトランジスタP1、P2と、駅動用のNMのSトランジスタN1、N2と、上述のプリップフロップドアとから構成される。PMのSトランジスタP1、P2のタケースは570億号レベルを与える管護Vdd2に接続され、ドレインとゲートとは五い下文を接続された。NMのSトランジスタN1、N2の電流経路は、ノードA、Bと接地との間に接続され、3Vの信号レベルをインバータ1V1、I2の電流経路は、ノードA、Bと接地との間に接続され、3Vの信号レベルをインバータ1V1、I2のからゲードで受けて上述の資用のPMのSトランスからゲートで受けて上述の負荷用のPMのSトランスからゲートで受けて上述の負荷用のPMのSトランスからゲートで受けて上述の食荷用のPMのSトランスからゲートで受けて上述の食荷用のPMのSトランスからゲートで受けて上述の食荷用のPMのSトラン

ジスタP1、P2を駆動する。

【0023】また、レベルホルグ回路を構成するフリップロコップドアの一方の変定ノードはノード品に接続され、その他方の変定ノードはノード品に接続され。このフリップフロップドは、一に、MOS構成のインバータド1、下2の入力部と出力部とを相互に接続して構成されたもので、5 Vの信号レベルを与える電源V d d 2の保給を受けて動作する。このフリップフロップドアの電が顕動能力は、駅動用のNMのSトランジスタN1、N2の各電流脚動能力よりも小さく設定されている。具体的には、フリップフロップドド内のインバータド1、下2 をC MOS 結成する PMの Sトランジスタは近いMOSトランジスタのうち、特に電源V d d 2の信号レベルを出力する PMOSトランジスタの電流駆動能力が小さく抑制されている。

【0024】次に、図2に示す波形図を参照しながら、 本実施の形態に属る信号レベルシフト回路の動作につい て、電源V d d 1 が何らかの原因で低下した場合を説明 する。なお、説明の便宜上、信号 I Nはハイレベルに固 定されているものとする。電源 V d d 1 が 3 Vにある場 合、インバータ1 V 1、I V 2 は正常に動作し、N M O SトランジスタN 1 のゲートにはハイレベル (3 V) が 失えられ、N M O SトランジスタN 2 のゲートにはロ レベル (0 V) が与えられる。これにより、N M O SトランジスタN 1 がまえられる。これにより、N M O Sトランジス タN 2 がオフが限となる。

【0025】ここで、フリップフロップドドの電流服動能力は、NMOSトランジスタN1、N2に対して小さく設定されているのであるから、このフリップフロップドアの変更快略に規制されることなく、オン状態のNMのトランジスタN1はノードを空ウンベルに駆動する。この結果、PMOSトランジスタP2がオン状態となり、ノード日をハインベル(5V)に駆動する。これを受けてPMOSトランジスタP1がオフ状態となり、ノードムがロウレベルに安定する。インバータ1V3は、ノードムがロウレベルに安定する。インバーク1V3は、ノードムがロウレベルを受けてMOに受力に対していている。

【0026】上述の状態から、図2の最上限に示すよう
に、電源Vdd1が3かから徐々に低下する場合を考え
。だたし、説明の便宜上、電源Vdd1の配圧低下に
伴って、インバータ1V1、1V2の動作が不安定となって出力が不確定な状態となり、これらインバータの出力信号が共に電源Vdd1と略等しくなって低下する
のとする。この場合、インバータ1V1、1V2の出力
信号をケートで受けるNMOSトランジスタN1、N2
と負荷用のPMOSトランジスタP1、ア2が共にオン
状態となり、これらのオン低試に応じてノードA、Bが
共に中間レベルに移行しようとする。このとき、フリッ
プフロップドドは、それまでのノードA、Bの信号レベ
ルを保持するように作用する。

【0027】ここで、電源Vdd1が解下する過程において、電源Vdd1の電圧が比較的高い間域では、NM OSトラジスタN1、N2のゲート電圧は共に高く、そのオン抵抗が小さい状態にある。このため、当初、レベルシスト。このとき、図の展下段に示すように、電響VDD1が低下してノードA、Bが中間レベルになっ、た時刺11で、レベルシント段L51はよびインバータ IV3における質調電流1が発生する。

【0028】しかし、電源Vdd1の電圧低下に伴って インバータ I V 1 , I V 2 の出力の信号レベルが低下す ると、これをゲートで受けるNMOSトランジスタN N2のオン抵抗が徐々に高くなるため、レベルシフ ト段LS1での貫通電流成分が徐々に抑制される。これ に加えて、NMOSトランジスタN1, N2のオン抵抗 が徐々に高くなるため、フリップフロップFFの電流駆 動能力がNMOSトランジスタN1. N2に対して大き くなり、このフリップフロップFFによりノードAがロ ウレベルに引き戻され、ノードBがハイレベルに引き戻 される。これにより、ノードA, Bの信号レベルが中間 レベルから脱し、ノードAの信号レベルを入力するイン バータIV3での貫通電流成分が抑制される。さらに、 電源Vdd1が接地電位付近にまで低下すると、NMO SトランジスタN1, N2が共にオフ状態となるため、 レベルシフト段LS1での貫通電流成分が完全に遮断さ れ、図2の最下段に示す貫通電流 i が略ゼロに収束す 2.

【0029】参考まで、図8に示す賈邇電流の政形列を図2の中段に示す。この従来技術によれば、電源Vd 付1が低下する過程においては、ノードA、Bが中間レベルとなり、電源Vd 付1が接地電位付近に安定した後は、ノードA、Bがフローティング状態となる。したがって、NMOSトラシジスタり、N2がプカ状態となった後もノードA、Bのほ号レベルが中間レベルに維持される場合がある。この場合、インバータIV3の責通電流は依然として残り、図2の中段に示すように、責通電流は依然として残り、図2の中段に示すように、責通電流は佐定常的に流れ続ける。

【0030】ただし、NMOSトランジスタN1、N2 がオフ球隊になった後、フローティング状態にあるノー ドBの信号レベルが何らかの要似によりロウレベルに安 定すると、PMOSトランジスタP1がオン状態に固定 されるため、ノードAの信号レベルがハイレベルとな り、これを入力するインバーター1V3では真当電流が発生しない。後って、このような場合には、図2の中段に 波線で示すように黄通電流がゼロに収集する。しか しながら、このように黄通電流がゼロに収集する。しか しながら、このように黄通電流がゼロに収集する。しか しながら、このように黄通電流がゼロに収集する。しか しながら、このように黄通電流がゼロに収集する。しか しながら、このように黄通電流がゼロに収集する。しか しながら、このように黄通電流がゼロに収集する。しか しながら、このように黄通電流がゼロに収集するために は、NMOSトランジスタN1、N2がオフな悪とな り、かつ、ノードBがロウレベルにならなければ起こり 角かし、レかも、そのような保険はない。後つて、製画に したり、「世球電流が定常的に本在する状態(図2の中段 に実線で示す波形図)を前提とする必要がある。

【0031】これに対し、この実施の形態1では、NM のSトランジスタN1、N2がオフ状限になる前であっ ても、フリップフロップドドによりノードA、Bの信号 レベルが増催されて元のレベルに回旋するので、インバータ月1V3での貴重電流が早期で刷ぎれ、最終的には 貫通電流;は確実にゼロに収集する。図2に示す例で は、従来技術において貫通電流;がゼロに収集する場合 に比較して、この実施の形態」によれば、貫通電流;が 時間1まだけ早い時期にゼロに確実に収集する。従っ て、この実施の形態1によれば、インバータ1V3での 貫通電流は、電源Vdd1が低下する過程で一時的にし か発生し得ず、しかも製品の仕後上、定常的な買適電流 を考慮する必要がない。

100321 ここで、フリップフロップドFの電流駆動 能力について補足説明しておく、上述のように、ノード A、Bの信号サベルを早駅に関係させる広を相すれ ば、フリップフロップドFの電流駆動能力は大きいほど 好ましい。しかし、信号 I Nの変化に基づくレベルシフ ト段L S 10 カイッチング動作を描げる方向に作用す るので、フリップフロップドFの電流駆動能力は小さい 方が好ましい、そこで、この機能の形態 1 では、上述の ように、レベルシフト段LS 1のスイッチング動作を優 先きせるものとし、フリップフロップドFの電流駆動能 力を小さ、例よるものとしている。

【0033】しかしながら、レベルシフト段LS1のス イッチング動作を阻害しないことを限度として、フリッ ブフロップドアの電流駆動能力を極力大き、設定しても よい、これにより、一層早い時刻に上述の黄道電流1を ゼロに収束させることが可能になる。なお、ここで言う スイッチング動作の阻害とは、例えば、スイッチング動 作そのものが不能になり、ノードAとノードBの信号レベルが反転しなくなる場合や、スイッチング動作に要す ら時間(スイッチング運貨)が所望のタイミングを満足 しない場合などを含む。ただし、何をスイッチング動作の阻害とするかは、設計仕様に応じて任意に定義し得る 事項である。

10034 (実施の形態2)以下、この発明の実施の 形態2を設明する。図3に、この実施の形態2に係る ベルシフト回路の構成を示す。このレベルシント回路 は、上述の実験の形態1に係る図1に示す構成におい 可能して得られたものである。具体的には、ベルボル グ回路として、1対のNMOSトランジスタを 2位、ゲートとドレインとが立いて交差接数され、負荷 用の1対のPMOSトランジスタN21、N2 2位、ゲートとドレインとが立いて交差接数され、負荷 用の1対のPMOSトランジスタPN21、N2 ボーロンプを形成する。その他の構成は前述の図5に 示す構成と「個数である。その他の構成は前述の図5に 示す構成と「個数である。その他の構成は前述の図5に 示す構成と「個数である。

【0035】また、この実施の形態2では、上述の実施 の形態1において説明したように、貫通電流を早期にゼ ロに収束させるために、NMOSトランジスタN21, N22の電流駆動能力を大きく設定する。上述の実施の 形態1では、フリップフロップFFのPMOSトランジ スタが駆動用のNMOSトランジスタN1,N2の負荷 となるため、このNMOSトランジスタN1,N2との 関係から電流駆動能力が制限された。しかし、この実施 の形態2では、NMOSトランジスタN21、N22は 駆動用のNMOSトランジスタN1, N2の負荷にはな らないので、その意味では、NMOSトランジスタN2 1, N22の電流駆動能力を無制限に大きく設定するこ とも原理的には許容される。ただし、PMOSトランジ スタP1、P2とNMOSトランジスタN21、N22 とから形成されるフリップフロップの安定状態を反転さ せ得る程度に、駆動用のNMOSトランジスタN1,N 2の電流駆動能力が確保されていることを条件とする。 【0036】次に、この実施の形態2の動作を説明す る。この実施の形態では、NMOSトランジスタN2 1. N22から構成されるレベルホルダ回路は、ノード A, Bをハイレベルに駆動するデバイス (PMOSトラ ンジスタ)を備えていないので、ノードA, Bの中間レ ベルをハイレベルに回復させる作用を有しない点を除け ば、上述の実施の形態1と動作は同様である。即ち、例 えば信号 I Nがハイレベルにあるときに電源Vdd1が 低下する過程において、NMOSトランジスタN1.N 2が共にオン状態になる場合を考えると、ノードBが中 間レベルに移行しようとするため、ノードAがロウレベ ルから中間レベルに移行しようとする。このとき、ノー ドBのハイレベルをゲートに受けるNMOSトランジス タN 2 1 により ノードAがロウレベルに戻される。従っ て、ノードAの信号レベルを入力するインバータIV3 の貫通電流の発生が抑制される。また、回復したノード Aの信号レベルをゲートに受けるPMOSトランジスタ P2によりノードBの信号レベルがハイレベルに回復さ れるので、最終的には、レベルシフト段LS1における 普通電流も抑制される。上述したように、この実施の形 [62によれば、レベルホルダ回路の構成素子数を削減す ることができ、構成を簡略化することができる。

【00371 (実施の形態3) 図4に、この売明の実施の形態3に係るレベルシフク関係の構成を示す。上述の 死態の形態3に係るレベルシフク関係の構成を示す。上述の 実施の形態は、フリップコロップドアやNMOSトランジスタ N1、N2の電流限動能力を適切に設定する必要があったが、この実施の形態3では、電流限動能力が関係を配 虚する必要のない構成としている。具体的には、電源の 位引が低下する過程においてMOSトランジスタN 1、N2が共にオン状態となった場合にノードス。Bの 信号レベルをロワレベルに駆動するためのNMOSトランジスタN コ1、N3で共にオン状態となった場合にノードス。Bの 信号レベルをロウレベルに駆動するためのNMOSトランジスタN31、N3で発 低い電圧に安定した状態において、ノードA、Bのロウレベルを保持するためのNMOSトランジスタN32 1、N322を備える。ただし、NMOSトランジスタN321、N322の電流駆動能力は大きく設定され、NMOSトランジスタN311、N312の電流駆動能力は、ノードA、Bのロウレベルを維持し得る限度において可能が定り小がとく影響される。

【0038】この構成を言い換えれば、上述の実施の形 態2において、レベルホルダ回路を構成するNMOSト ランジスタN21, N22の電流駆動能力を小さく抑え てNMOSトランジスタN311, N312とし、この トランジスタを補助するための手段としてNMOSトラ ンジスタN321、N322、N331、N332から なる補助回路(符号なし)を備える。ここで、NMOS トランジスタN331, N332は、駆動用のNMOS トランジスタN1、N2のゲートに与えられる各信号レ ベルが井に該第2遂雷型MOSトランジスタのゲート関 値電圧を越えたことを検出するための検出手段として機 能するものであり、NMOSトランジスタN321,N 322は、NMOSトランジスタN311, N312か らなるレベルホルダ回路の電流駆動能力を見かけ上増加 させるためのものである。このNMOSトランジスタN 311、N312は、駆動用のNMOSトランジスタN 1. N 2が共にオン状態になる場合にのみ活性状態とな 3.

【0039】 こ実施の際は3によれば、電源Vddlが低下する途間で駆動用のトランジスタN1、N2が共にオン状態になる場合において、NMOSトランジスタN311、N312の電流はカンボルでは200円である。そのでは、N322がそれぞれ並列接続される。そので、見かけ上、NMOSトランジスタN311、N312の電流能力が強化され、ノードイ、Bの信号レベルがロウレベルに早期に回復される。また、電源Vdd1の電圧が十分に低下した状態では、NMOSトランジスタN331、N332がオフ状態となるため、上述の補助回路が実施性状態となり、NMOSトランジスタN311、N312のみにより信号レベルの保持が行われる。また、12のみにより信号レベルの保持が行われる。また、

【0040】以上、この発明の一実施形態を説明したが、この発明は、この実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。

【0041】 【発明の効果】以上説明したように、本発明によれば以 下の効果を得ることができる。即ち、中間レベルが現れ なべきノードにレベルホルグ間路を接続して備えたの て、入力側の信号レベルを与える電源電圧が低下して も、内部に中間レベルが発生することに起因して後段側 の回路で発生する資通電流を即制し防止することができ

## 【図面の簡単な説明】

【図1】 この発明の実施形態1に係るレベルシフト回路の構成を示すブロック図である。

【図2】 この発明の実施形態1に係るレベルシフト回路の動作を説明するための波形図である。


【図3】 この発明の実施形態2 に係るレベルシフト回路の構成を示すブロック図である。 【図4】 この発明の実施形態3 に係るレベルシフト回

路の構成を示すブロック図である。 【図5】 従来技術に係るレベルシフト回路の構成を示


## す図である。 【符号の説明】

IV1~IV3, F1, F2…インバータ、LS1…レベルシフト段、P1, P2…PMOSトランジスタ、N 1, N2, N21, N22, N311, N312, N3 21, N322…NMOSトランジスタ、FF…フリップフロップ。


【図1】




【図2】







【図4】



【図5】

